博客
关于我
FPGA的学习:6分频的实现
阅读量:810 次
发布时间:2019-03-26

本文共 371 字,大约阅读时间需要 1 分钟。

画出系统框图和时序图后,接下来需要编写仿真文件以验证模块功能实现。

系统时钟设置为50MHz,仿真时脉冲宽度为10ns,周期为20ns。全局复位信号rst_n初始化为低电平20ns后重置为高电平,模拟系统正常接入状态。

模块divider_six接收sys_clk和sys_rst_n信号,输出clk_out信号。系统时钟sys_clk每10ns翻转一次,总周期为20ns,频率为50MHz。

计数器cnt作为3位寄存器,初始化为0,按sys_clk或rst_n翻转。若rst_n为低电平时,cnt清零;否则,若cnt为5达到最大值则清零,否则cnt加1。

clk_flag输出6分频的脉冲信号。基于cnt值,clk_flag在cnt为4时输出高电平,其他时低电平。

验证模块divider_six实现的功能,包括计数器循环和6分频信号输出。

转载地址:http://fpmyk.baihongyu.com/

你可能感兴趣的文章
MySQL基础5
查看>>
MySQL基础day07_mysql集群实例-MySQL 5.6
查看>>
Mysql基础命令 —— 数据库、数据表操作
查看>>
Mysql基础命令 —— 系统操作命令
查看>>
MySQL基础学习总结
查看>>
mysql基础教程三 —常见函数
查看>>
mysql基础教程二
查看>>
mysql基础教程四 --连接查询
查看>>
MySQL基础知识:创建MySQL数据库和表
查看>>
MySQL基础系列—SQL分类之一
查看>>
MySQL处理千万级数据分页查询的优化方案
查看>>
mysql备份
查看>>
mysql备份与恢复
查看>>
mysql备份工具xtrabackup
查看>>
mysql备份恢复出错_尝试备份/恢复mysql数据库时出错
查看>>
mysql复制内容到一张新表
查看>>
mysql复制表结构和数据
查看>>
mysql复杂查询,优质题目
查看>>
MySQL外键约束
查看>>
MySQL多表关联on和where速度对比实测谁更快
查看>>